DE 3716506 A1

F-6651

System And With Two Microprocessors

In the case of a system with two microprocessors, each having a bus system and a common read-write memory, the common read-write memory can be connected over a switchable bus driver each with the bus systems of the microprocessors. A handshake output (HMS) of the microprocessors, which is operated as a master processor, is connected with the other microprocessor and with the control inputs of the bus drivers.

BEST AVAILABLE COPY

DE 3716506 A

(5) Int. Cl. 4; G 06 F 15/16

G 06 F 9/46



DEUTSCHES PATENTAMT

21) Aktenzeichen:

P 37 16 506.2

② Anmeldetag:

16. 5.87

Offenlegungstag:

24. 11. 88

Gehörden eigen tum

① Anmelder:


VDO Adolf Schindling AG, 6000 Frankfurt, DE

② Erfinder:

Roßberg, Rainer, 6231 Schwalbach, DE

(54) System mit zwei Mikroprozessoren

Bei einem System mit zwei Mikroprozessoren mit je einem Bussystem und einem gemeinsamen Schreib-Lese-Speicher ist der gemeinsame Schreib-Lese-Speicher über je einen schaltbaren Bustreiber mit den Bussystemen der Mikroprozessoren verbindbar. Ein Handshake-Ausgang (HMS) eines der Mikroprozessoren, welcher als Master-Prozessor betrieben wird, ist mit dem anderen Mikroprozessor und mit Steuereingängen der Bustreiber verbunden.



1. System mit zwei Mikroprozessoren mit je einem Bussystem und einem gemeinsamen Schreib-Lese-Speicher, daß der gemeinsame Schreib-Lese-Speicher (12) über je einen schaltbaren Bustreiber (8, 9) mit den Bussystemen (4, 5) der Mikroprozessoren (1, 2) verbindbar ist und daß ein Handshake-Ausgang (HMS) (3) eines der Mikroprozessoren (1), welcher als Master-Prozessor betrieben wird, mit dem anderen Mikroprozessor (2) und mit Steuereingängen der Bustreiber (8, 9) verbunden ist.

2. System nach Anspruch 1, dadurch gekennzeichnet, daß der Steuereingang eines der Bustreiber (9) 15 über einen Invertierer (11) angeschlossen ist.

3. System nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß bei Mikroprozessoren (1,2) mit Multiplex-Bussystemen zwischen den Bustreibern (4, 5) und Adresseneingängen (14) des 20 Schreib-Lese-Speichers (12) ein Mehrfachregister (13) vorgesehen ist.

4. System nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß an die Bustreiber (8, 9) ferner ein Decoder (16) zur Erzeugung eines 25 Auswahlsignals (CS = chip select) angeschlossen ist.

Beschreibung

Die Erfindung betrifft ein System mit zwei Mikroprozessoren mit je einem Bussystem und einem gemeinsamen Schreib-Lese-Speicher.

Für den Austausch von Daten zwischen zwei Mikroprozessoren werden häufig Schreib-Lese-Speicher verwendet, auf welche beide Mikroprozessoren zugreifen können. Hierzu ist ein Verfahren bekannt, bei welchem beide Mikroprozessoren mit synchronem Takt arbeiten und einer der Mikroprozessoren auf den Speicher zugreift, während der andere mit internen Operationen 40 beschäftigt ist. Auch für asynchron arbeitende Mikroprozessoren sind Verfahren zur Steuerung des Speicherzugriffs bekannt. So ist es beispielsweise möglich, im Falle des Zugriffs durch einen Mikroprozessor den Zugriff durch den zweiten Mikroprozessor zu verzö- 45 gern, was durch ein entsprechendes Signal an einem WAIT-Eingang möglich ist. Zur Durchführung dieses Verfahrens stehen handelsübliche sogenannte Dualport-RAMs zur Verfügung.

Aufgabe der vorliegenden Erfindung ist es, ein besonders einfaches System vorzuschlagen, bei welchem zwei Mikroprozessoren Zugriff auf einen gemeinsamen Schreib-Lese-Speicher haben.

Das erfindungsgemäße System ist dadurch gekennzeichnet, daß der gemeinsame Schreib-Lese-Speicher über je einen schaltbaren Bustreiber mit den Bussystemen der Mikroprozessoren, verbindbar ist und daß ein Handshake-Ausgang (HMS) eines der Mikroprozessoren, welcher als Master-Prozessor betr eben wird, mit dem anderen Mikroprozessor und mit Steuereingängen 60 stellt.

Bei dem erfindungsgemäßen System werden nur wenige zusätzliche Bauelemente benötigt, so daß es in wirtschaftlicher Weise verwirklicht werden kann.

Da jeweils einer der Bustreiber aktiv und der andere 65 passiv ist, ist es erforderlich, daß der Steuereingang eines der Bustreiber über einen Invertierer angeschlossen ist, sofern nicht mindestens einer der Bustreiber bereits

einen invertierenden Eingang aufweist.

Das Zugriffsrecht wird bei dem erfindungsgemäßen System von dem Master-Prozessor bestimmt und dem Slave-Prozessor über die Handshake-Leitung mitgeteilt. Der Master-Prozessor schaltet gleichzeitig den gemeinsamen Speicher an sein eigenes Bussystem. Während der übrigen Zeit kann der Slave-Prozessor auf den gemeinsamen Speicher zugreifen.

Weil der Master-Prozessor jederzeit die Möglichkeit
hat, auf den gemeinsamen Speicher zuzugreifen, ist
nicht ohne weiteres gewährleistet, daß der Zugriff des
Slave-Prozessors unzulässig gestört wird. Daher ist es
notwendig, daß die Programme des Master- und des
Slave-Prozessors, die aufeinander abgestimmt sein müssen, synchron abgearbeitet werden. Diese Synchronisation wird ebenfalls über die Handshake-Leitung durchgeführt.

Eine Weiterbildung der Erfindung besteht darin, daß bei Mikroprozessoren mit Multiplex-Bussystemen zwischen den Bustreibern und Adresseneingängen des Schreib-Lese-Speichers ein Mehrfachregister vorgesehen ist.

Die Erfindung schließt nicht aus, daß an die Bussysteme der Mikrocomputer noch weitere Einheiten, wie beispielsweise weitere Schreib-Lese-Speicher, Nur-Lese-Speicher und Ein/Ausgabe-Einheiten angeschlossen werden. Um auch in diesem Fall einen Zugriff auf den gemeinsamen Schreib-Lese-Speicher über das jeweilige Bussystem zu ermöglichen, ist gemäß einer Weiterbildung der Erfindung vorgesehen, daß an die Bustreiber ferner ein Decoder zur Erzeugung eines Auswahlsignals (CS = chip select) angeschlossen ist.

Die Erfindung läßt zahlreiche Ausführungsformen zu. Eine davon ist schematisch als Blockschaltbild in der Zeichnung dargestellt und nachfolgend beschrieben.

Der Mikroprozessor 1 wird als Master-Prozessor betrieben, während der Mikroprozessor 2 als sogenannter Slave-Prozessor arbeitet. Beide sind durch eine Handshake-Leitung 3 (HMS) miteinander verbunden.

Beide Mikroprozessoren verfügen über je ein Bussystem 4, 5, welche nur teilweise dargestellt sind und den jeweiligen Mikroprozessor 1, 2 mit einer Reihe von weiteren Bausteinen verbinden, von denen stellvertretend jeweils nur ein Nur-Lese-Speicher (ROM) 6, 7 dargestellt ist.

Die Bussysteme 4,5 sind über bidirektionale schaltbare Bustreiber 8,9 mit einem weiteren Bussystem 10, im folgenden Speicherbus genannt, verbunden. Als Bustreiber 8,9 eignen sich beispielsweise integrierte Schaltkreise vom Typ HC 245, von denen jeweils zwei parallelgeschaltet werden. Die Bustreiber 8,9 werden wechselweise über die Handshake-Leitung 3 aktiviert. Dazu ist die Handshake-Leitung 3 mit einem Steuereingang (ENA-BLE) des Bustreibers 8 direkt und mit dem entsprechenden Eingang des Bustreibers 9 über einen Invertierer 11 verbunden. Weitere Steuerungen der Bustreiber 8,9 — wie beispielsweise die an sich bekannte Richtungsumschaltung durch ein Schreib-Lese-Signal — sind der Übersichtlichkeit halber in der Zeichnung nicht dargestellt.

Da über die Bustreiber außer den Daten und Adressen noch andere Signale, wie beispielsweise das Schreib-Lese-Signal (RD/WR) und ein Adressen-Register-Steuersignal (ALE = Address Latch Enable) geführt wird, wurde bei dem dargestellten Ausführungsbeispiel das elfte Adressen-Bit (A 10) nicht über die Bustreiber 8, 9 geleitet, um mit jeweils zwei acht Bit breiten Bustreibern auszukommen. Für den Zugriff auf den gemeinsa.



gung.

Die Leitungen 0 bis 7 des Speicherbusses 10 sind mit den Datenein/-ausgängen 15 des Schreib-Lese-Speichers 12 sowie mit den Eingängen eines Registers 13 verbunden. Die Bussysteme des dargestellten Ausführungsbeispiels werden im Multiplex betrieben, wobei zunächst die Adressenbits 0 bis 7 und danach die Datennbits 0 bis 7 zusammen mit den Adressenbits 8 und 9 übertragen werden. Mit Hilfe des Registers werden die 10 Adressenbits 0 bis 7 für eine Taktperiode zwischengespeichert, so daß die vollständige Adresse an den Adresseneingängen 14 des Schreib-Lese-Speichers 12 anliegt, wenn die Daten an den Datenein/ -ausgängen 15 eintreffen bzw. im Falle des Lesens vom Schreib-Lese- 15 Speicher 12 ausgegeben werden. Aus Gründen der Verfügbarkeit wurde bei dem Ausführungsbeispiel ein 2-KByte-Schreib-Lese-Speicher verwendet, dessen Kapazität jedoch nur zur Hälfte genutzt wird. Der Adresseneingang A 10 erhält einen konstanten Pegel, entwe- 20 der Hoder L.

Mit Hilfe eines Decoders 16 wird aus dem Adressenbereich E 000 bis E 3FF, der für den Schreib-Lese-Speicher 12 vorgesehen ist, ein Auswahlimpuls (CS = chip select) abgeleitet und dem Schreib-Lese-Speicher 12 zugeführt. Als Schreib-Lese-Speicher 12 eignet sich beispielsweise ein CMDS-RAM vom Typ 6116, dessen Kapazität 2 KByte beträgt. Das Register 13 sowie der Decoder 16 können mit integrierten Schaltungen der Typen HC 373 und HC 138 verwirklicht werden.

40

45

50

55

60

EST AVAILABLE COPY

Anmeldetag:
Offenlegungstag:

G 06 F 15/16 16. Mai 1987

37 16 506

24. November 1988

3716506

